Texas Instruments TMS320VC5502 Digitaler Festpunkt-Signalprozessor

Die TMS320C55x CPU bietet zwei mehrfach akkumulierte (MAC) Einheiten, die jeweils eine 17-Bit- x 17-Bit-Multiplikation in einem einzigen Zyklus ermöglichen. Eine zentrale 40-Bit-Arithmetik- und Logikeinheit (ALU) wird durch eine zusätzliche 16-Bit-ALU unterstützt. Die Verwendung der ALUs erfolgt unter der Befehlssatzsteuerung und bietet die Möglichkeit, die parallele Aktivität und den Stromverbrauch zu optimieren. Diese Ressourcen werden in der Adresseinheit (AU) und Dateneinheit (DU) der TMS320C55x CPU verwaltet. Die TMS320C55x DSP-Generierung unterstützt einen variablen Bytebreiten-Befehlssatz für eine verbesserte Codedichte. Die Befehlseinheit (IU) führt 32-Bit-Programmabrufe aus internen oder externen Speicher- und Warteschlangenbefehle für die Programmeinheit (PU) durch. Die Programmeinheit dekodiert die Befehle, leitet Aufgaben an die AU- und DU-Ressourcen weiter und verwaltet die vollständig geschützte Pipeline. Die Sprungvorhersagefunktion vermeidet Pipeline-Flushes bei der Ausführung von bedingten Befehlen.

Der TMS320C5502 Peripheriesatz enthält eine externe Speicherschnittstelle (EMIF), die einen nahtlosen Zugriff auf asynchrone Speicher, wie z. B. EPROM und SRAM sowie auf Hochgeschwindigkeits-Speicher mit hoher Dichte, wie z. B. synchroner DRAM und synchroner Burst-RAM bietet. Zur zusätzlichen Peripherie gehören UART, Watchdog-Timer und einen I-Cache. Drei gepufferte serielle Vollduplex-Mehrkanal-Anschlüsse (McBSPs) bieten eine nahtlose Schnittstelle zu verschiedenen seriellen Industriestandard-Bauteilen und eine Mehrkanal-Kommunikation mit bis zu 128 separat aktivierten Kanälen. Die Host-Port-Schnittstelle (HPI) ist eine parallele 8-/16-bit-Schnittstelle, die dem Host-Prozessor Zugriff auf den internen Speicher von 32 K auf dem 5502 ermöglicht. Der HPI kann im Multiplex- oder Nicht-Multiplex-Modus konfiguriert werden, um eine nahtlose Schnittstelle zu verschiedenen Host-Prozessoren bereitzustellen. Der DMA-Controller bietet Datenbewegungen für sechs unabhängige Kanalkontexte ohne Eingreifen der CPU. Zwei Universal-Timer, acht dedizierte Universal-I/O-Pins (GPIO) und eine analoge Phasenregelschleifen-Takterzeugung (APLL) sind ebenfalls enthalten.