Texas Instruments OMAP5912 Dual-Core-Applikationsprozessor
Der OMAP5910 Dual-Core-Applikationsprozessor von Texas Instruments ist eine hochintegrierte Hardware-und Software-Plattform, die zur Erfüllung der Anforderungen der Applikationsverarbeitung von Embedded-Bauteile der nächsten Generation ausgelegt ist. Die OMAP™ -Plattform ermöglicht OEMs und ODMs durch die maximale Flexibilität einer voll integrierten Mischprozessorlösung, Bauteile mit umfangreichen Benutzerschnittstellen, hoher Verarbeitungsleistung und langer Batterielaufzeit schnell auf den Markt zu bringen. Dies wird durch die maximale Flexibilität einer voll integrierten Mischprozessorlösung ermöglicht. Die OMAP5912 Dual-Core-Architektur von Texas Instruments bietet die Vorteile sowohl von DSP- als auch reduzierten Befehlssatz-Computertechnologien (RISC), die einen TMS320C55x DSP-Core und einen leistungsstarken ARM926EJ-S ARM® -Core enthalten.
Merkmale
- Leistungsstarke CMOS-Technologie mit geringem Stromverbrauch
- 0,13-µm-Technologie
- Maximale Frequenz: 192 MHz
- Core-Spannung: 1,6 V ±5 %
- ARM926EJ-S™ (MPU) Core
- Unterstützt 32-Bit- und 16-Bit-Befehlssätze (Thumb®-Modus)
- 16 KByte Befehls-Cache
- 8 KByte Daten-Cache
- Daten- und Programm-Speicherverwaltungseinheit (MMU)
- 17-Wort-Schreibbuffer
- Zwei Look-Aside-Buffer (TLBs) für MMUs mit 64 Eingängen
- TMS320C55x™ (C55x™) DSP-Core
- Ein/zwei Befehle werden pro Zyklus ausgeführt
- Dual-Multiplikatoren (zwei Multiply-Accumulates pro Zyklus)
- Zwei arithmetische/logische Einheiten
- Fünf interne Daten-/Betriebsbusse (3 Lesebusse und 2 Schreibbusse)
- 32 K x 16-Bit On-Chip Dual-Access-RAM (DARAM) (64 KByte)
- 48 K x 16-bit On-Chip Single-Access-RAM (SARAM) (96 KBytes)
- Befehls-Cache (24 Kbyte)
- Video-Hardware-Beschleuniger für DCT, iDCT, Pixel-Interpolation und Bewegungsschätzung für Videokomprimierung
- 250 Kbyte gemeinsamer interner SRAM
- Speicherverkehrs-Controller (TC)
- 16-Bit-EMIFS unterstützen bis zu 256 MByte des externen Speichers (z. B. Async. ROM/RAM, NOR/NAND Flash und Sync. Burst Flash)
- 16-Bit-EMIFF für den Zugriff auf bis zu 64 MByte von SDRAM, mobilem SDRAM oder mobilem DDR
- DSP-Speicherverwaltungseinheit
- DSP-Peripherie
- Drei 32-Bit-Timer und Watchdog-Timer
- Sechskanal-DMA-Controller
- Zwei serielle gepufferte Mehrkanal-Anschlüsse
- Zwei serielle Mehrkanal-Schnittstellen
- MPU-Peripherie
- Drei 32-Bit-Timer und Watchdog-Timer
- USB 1.1 Host- und Client-Controller
- USB-On-the-Go-Controller (OTG)
- Drei USB-Anschlüsse, einer mit integriertem transceiver
- Kamera-Schnittstelle für parallelgeschaltete CMOS-Sensoren
- Echtzeituhr (RTC)
- Pulsweitenton-Schnittstelle (PWT)
- Pulsweitenlicht-Schnittstelle (PWL)
- Tastaturmatrix-Schnittstelle (6 x 5 oder 8 x 8)
- HDQ-/1-Wire®-Schnittstelle
- Multimedia-Karte (MMC) und Securedigital (SD) - Schnittstelle
- Universal-I/Os mit bis zu 16 MPUs
- Zwei LED-Impulsgeneratoren (LPGs)
- ETM9™ Trace-Modul für ARM926EJ-S Debug
- 16-/18-Bit-LCD-Controller mit dediziertem System-DMA-Kanal
- 32-kHz-Betriebssystem-Timer (OS)
- Gemeinsam genutzte Peripherie
- Acht Universal-Timer
- Serielle Anschlussschnittstelle (SPI)
- Drei asynchrone Universal-Empfänger/-Sender (UARTs) (zwei unterstützen den SIR-Modus für IrDA)
- Inter-Integrierte Schaltung (I2C) Master- und Slave-Schnittstelle
- Multimedia Card (MMC) und Secure Digital (SD) Schnittstelle
- Serieller gepufferter Mehrkanalanschluss
- Bis zu 64 gemeinsame Univerdsal-I/Os
- Synchro-Zähler: 32 kHz
- Endian-Umwandlungseinheit
- Hardware-Beschleuniger für kryptografische Funktionen
- Zufallsnummerngenerierung
- DES und 3DES
- SHA-1 und MD5
- Individuelle Stromsparmodi für MPU/DSP/TC
- Scan-basierte On-Chip-Emulationslogikschaltung
- IEEE Std 1149.1 (JTAG) Boundary-Scan-Logik
- Drei 289-Ball-BGA-Gehäuse (Ball Grid Array) (ZDY- und ZZG – bleifrei; GDY – mit Blei)
Applikationen
- Applikationsverarbeitende Bauteile
- Mobile Kommunikation
- WAN 802.11X
- Bluetooth™
- GSM, GPRS, EDGE
- CDMA
- Video- und Bildverarbeitung (MPEG4, JPEG, Windows®-Media-Video usw.)
- Fortschrittliche Sprachapplikationen (Text-zu-Sprache, Spracherkennung)
- Audioverarbeitung (MPEG-1 Audio Layer3 [MP3], AMR, WMA, AAC und weitere GSM-Sprach-Codecs)
- Grafik- und Videobeschleunigung
- Allgemeiner Webzugriff
- Datenverarbeitung
Funktionales Blockdiagramm
Veröffentlichungsdatum: 2020-07-14
| Aktualisiert: 2024-07-01