Renesas Electronics 9FGL0x Taktgeneratoren
Die 9FGL0x Taktgeneratoren sind 3,3 V PCIe Gen1-5-Generatoren mit 2, 4 und 8 PCIe-Ausgangspaaren mit 100 MHz. Diese Buffer sind mit 2, 4 und 8 100-MHz-PCIe-Ausgangsversionen verfügbar. Die 9FGL0x Generatoren haben integrierte Anschlüsse für 100-Ω- und 85-Ω-Systeme, einen typischen Stromverbrauch von 112 mW bis 206 mW (bei 3,3 V) und eine Eingangsfrequenz von 25 MHz. Diese Generatoren umfassen auch Pin-wählbare SRnS 0 %, CC 0 %, CC/SRIS 0,5 % Spanne und SMBus-wählbare CC/SRIS -0,25 % Spanne. Zu den typischen Applikationen gehören nVME-Speicher, Netzwerke, Beschleuniger, Industriesteuerung und Server/Hochleistungscomputer.Merkmale
- 2, 4 oder 8 100-MHz-PCIe-Ausgangspaare
- Ein 3,3-V-LVCMOS-REF-Ausgang mit Wake-OnLAN (WOL)-Unterstützung
- Integrierte Abschlüsse für 100-Ω- und 85-Ω-Systeme sparen 4 Widerstände pro Ausgang
- Typischer Stromverbrauch (bei 3,3 V): 112 mW bis 206 mW
- VDDIO-Schiene ermöglicht 35 % Stromeinsparung bei optionalen 1,05 V (nur 9FGL06 und 9FGL08)
- Die Bauteile enthalten Standardkonfiguration; SMBus nicht erforderlich
- Wenden Sie sich für kundenspezifische Standardkonfigurationen an das Werk
- SMBus-wählbare Funktionen ermöglichen die Optimierung gemäß Kundenanforderungen:
- Eingabepolarität und Pull-up/Pull-downs
- Anstiegsrate und Amplitude des Ausgangs
- Ausgangsimpedanz (85 Ω oder 100 Ω) für jeden Ausgang
- OE#-Pins unterstützen PCIe CLKREQ#-Funktion
- SRnS 0 %, CC 0 % und CC/SRIS 0,5 % Spanne über Pin wählbar
- CC/SRIS -0,25 % Spanne über SMBus wählbar
- Sauberes Umschalten zwischen den CC/SRIS-Spreizungseinstellungen
- DIF-Ausgänge sind blockiert, bis PLL gesperrt ist; sauberer Systemstart
- 2 auswählbare SMBus-Adressen
- Platzsparende Gehäuse:
- 4 mm × 4 mm großes 24-VFQFPN (9FGL02x1D)
- 5 mm × 5 mm großes 32-VFQFPN (9FGL04x1D)
- 5 mm × 5 mm großes 40-VFQFPN (9FGL06x1D)
- 6 mm × 6 mm großes 48-VFQFPN (9FGL08x1D)
Technische Daten
- 90fs RMS typischer Jitter (PCIe Gen5 CC)
- <50ps Zyklus-zu-Zyklus-Jitter an Differenzausgängen
- <50ps Ausgang-zu-Ausgang-Schwankungen bei differentiellen Ausgängen
- ±0 ppm Synthesefehler an Differenzausgängen
- Eingangsfrequenz: 25 MHz
Applikationen
- Server-/High-Performance-Computing
- nVME-Speicher
- Netzwerke
- Beschleuniger
- Industriesteuerung
Blockdiagramm
Weitere Ressourcen
- AN-805 - Empfohlene Ferritperlen
- Anwendungsrelevanz des Taktjitters
- Applikationshinweis - Kaskadierende PLLs
- Ansteuerung von LVPECL-, LVDS-, CML- und SSTL-Logik mit den stromsparenden Universal-HCSL-Ausgängen von IDT
- Stromsparende HCSL im Vergleich zu herkömmlicher HCSL
- PCI Express Referenztakt-Anforderungen
- Thermische Überlegungen in Bezug auf das Gehäusedesign und die Auswahl
- Jitter-Spezifikationen für Timing-Signale
- RMS-Phasenjitter
- Differential-Eingang mit VCMR-Referenzierung
- Differentieller Eingang, um einendige Pegel zu akzeptieren
- Verstehen von Jittereinheiten
- Messung des negativen Widerstands des Oszillators
View Results ( 4 ) Page
| Teilnummer | Anzahl der Ausgänge | Versorgungsspannung - Max. | Versorgungsspannung - Min. | Betriebszyklus ( Max.) | Feuchtigkeitsempfindlich | Betriebsversorgungsstrom | Maximale Betriebstemperatur | Minimale Betriebstemperatur | Beschreibung |
|---|---|---|---|---|---|---|---|---|---|
| 9FGL0851DKILFT | 8 Output | 3.465 V | 3.135 V | 55 % | Yes | 23 mA | + 85 C | - 40 C | Taktsignalpuffer 9FGL0851D PCIE GEN1-5 CLK GEN_AP635T DIE SHRINK, 8 |
| 9FGL0841DKILFT | 8 Output | 3.465 V | 3.135 V | 55 % | Yes | 23 mA | + 85 C | - 40 C | Taktsignalpuffer 9FGL0841D PCIE GEN1-5 CLK GEN, 8O/P, 100 OHMS |
| 9FGL0241DKILF | 2 Output | 3.465 V | 3.135 V | 55 % | 23 mA | + 85 C | - 40 C | Taktsignalpuffer 9FGL0241D PCIE GEN1-5 CLK GEN_AP635T DIE SHRINK, 2 | |
| 9FGL0451DKILFT | 4 Output | 3.465 V | 3.135 V | 55 % | Yes | 23 mA | + 85 C | - 40 C | Taktsignalpuffer 9FGL0451D PCIE GEN1-5 CLK GEN_AP635T DIE SHRINK, 4 |
Veröffentlichungsdatum: 2023-04-25
| Aktualisiert: 2023-07-06
