Microsemi / Microchip Switchtec PFX-PCIe-Gen3-Fanout-Schalter
Microsemi Switchtec PFX-PCIe-Gen3-Fanout-Schalter sind Bauteile, die den Standard-Spezifikationen von PCIe 3 entsprechen. Switchtec PFX-PCIe-Gen3-Fanout-Schalter unterstützen bis zu 96 Spuren, 24 virtuelle Schalter-Partitionen und 48 nicht-transparente Brücken (NTBs). Die Switchtec Schalter der PFX-Baureihe bieten Hot- und Surprise-Plug-Controller für jeden Anschluss, eine fortschrittliche Fehlerabschirmung und umfassende Diagnose- und Fehlerbehebungsfähigkeiten. Diese Schalter ermöglichen mit einfacher Hardware-Konfiguration, einer fortschrittlichen Diagnose sowie Fehlerbehebungsfähigkeiten PCIe-Lösungen für zahlreiche Systeme von der Nur-Flash-JBOF-Speicherung (Just a Bunch of Flash) bis hin zu allgemeinen Applikationen, die ein PCIe-Schalten mit geringem Stromverbrauch und hoher Zuverlässigkeit erfordern.Merkmale
- Leistungsstarke nicht blockierende Schalter
- Bis zu 174 GBit/s Schaltleistung
- Ausführungen mit 96 Spuren, 80 Spuren, 64 Spuren, 48 Spuren, 32 Spuren, und 24 Spuren
- Anschlussverzweigung von x2 bis x16 Spuren
- Bis zu 48 NTBs, die jedem Anschluss zugewiesen werden können
- Logische nicht-transparente (NT) Verbindung ermöglicht größere Topologien (bis zu 256 Master)
- Unterstützt 1+1 und N+1 Failover-Mechanismen
- NT-Adressübertragung mit direkten Fenstern und mehreren Sub-Fenstern pro BAR
- Unterstützt Multicast-Gruppen pro Anschluss
- Fehlerabschirmung
- Erweiterte Fehlermeldung (AER) auf allen Anschlüssen
- Downstream Port Containment (DPC) auf allen nachgeschalteten Anschlüssen
- Sperrung von schlechtem TLP
- Completion Timeout Synthesis (CTS) zur Verhinderung von Fehlerzuständen in einem vorgeschalteten Host aufgrund von unvollständigen nicht gesendeten Transaktionen
- Hot- und Surprise-Plug-Controller pro Anschluss
- GPIOs konfigurierbar für verschiedene Kabel-/Steckverbinder-Standards
- PCIe-Schnittstellen
- Passive, verwaltete und optische Kabel
- SFF-8644, SFF-8643, SFF-8639, OCuLink und andere Steckverbinder
- SHPC-fähiger Steckplatz und Edgesteckverbinder
- Diagnose und Fehlerbehebung
- Generator für Transaktionsschichtpaket (TLP) für das Überprüfen und die Fehlerbeseitigung von Links sowie Fehlerbehandlung
- Echtzeit-Augendatenerfassung
- Any-to-Any-Port-Spiegelung für Fehlerbeseitigungszwecke
- Externer Loopback bei PHY- und TLP-Layers
- Fehler, Statistiken, Leistungsfähigkeit und TLP-Latenzzähler
- Peripherie-I/O-Schnittstellen
- Bis zu 11 Zweidraht-Schnittstellen (TWIs) mit SMBus-Unterstützung
- Bis zu 2 SFF-8485-konforme SGPIO-Anschlüsse
- Bis 109 parallele GPIO-Pins
- Bis zu 4 UARTs
- JTAG- und EJTAG-Schnittstelle
- Hochgeschwindigkeits-I/O
- PCIe Gen3 8 GT/s
- Unterstützt PCIe-konforme Link-Training und manuelle PHY-Konfiguration
- Energiemanagement
- Energiemanagement im aktiven Status (ASPM)
- Software-gesteuertes Energiemanagement
- Gehäuseoptionen:
- FCBGA-650
- FCBGA-1311
Applikationsbeispiel
Veröffentlichungsdatum: 2018-03-27
| Aktualisiert: 2024-07-03
