Microchip Technology PIC32CX SG41/SG61-MCUs mit erweiterter Sicherheit
Microchip Technology PIC32CX Fortschrittliche SG41/SG61-Sicherheits-Mikrocontroller (MCUs) sind Hochleistungs-MCUs mit einem Arm® Cortex®-M4-32-bit-Prozessor mit Fließkommaeinheit (FPU). Diese Geräte laufen mit bis zu 120 MHz, 1 MB Dual-Panel-Flash mit ECC und 256 KB SRAM mit ECC. Darüber hinaus fügt es einen 10/100 Ethernet MAC und 2 CAN-FD-Anschlüsse hinzu, die für die Industrieautomatisierung, Fahrzeuganwendungen und Universal-Applikationen ausgelegt sind, die eine drahtgebundene Konnektivität erfordern. Flash verfügt über eine OTP-Region, die zur Entwicklung eines unveränderbaren sicheren Hochfahrens verwendet wird. Darüber hinaus bietet es eine sichere Fehlerbeseitigung, einen Chip-Löschschutz, IP-Schutz und Boot-Schutzfunktionen.Die Microchip Technology PIC32CX SG41/SG61-Serie Mikrocontroller bieten hervorragende Funktionen mit branchenführender Leistungsleistung und integrierter hardware-Sicherheit.
Merkmale
- Core
- ARM Cortex-M4F-CPU mit einem Betrieb von bis zu 120 MHz
- Kombinierter Befehls- und Datencache von 4 KB
- 8-Zonen-Speicherschutzeinheit (Memory Protection Unit - MPU)
- Fließkommaeinheit (FPU)
- Speicher
- Selbstprogrammierbarer In-System-Flash von 1 MB mit Fehlerbehebungs-Code (ECC)
- 256 KB SRAM-Hauptspeicher mit Fehlerbehebungs-Code (ECC)
- Bis zu 4 KB Tightly Coupled Memory (TCM)
- Zusätzliches Backup-SRAM von 8 KB
- Geringer Stromverbrauch und Leistungsmanagement
- Leerlauf-, Standby-, Ruhezustands-, Sicherungs- und Aktivierungsmodi
- SleepWalking-Peripherie
- Backup-Batterieunterstützung
- Sicherheit
- Ein erweitertes Verschlüsselungssystem (Advanced Encryption System, AES) mit 256-Bit-Schlüssellänge und 2-MBit/s-Datenrate
- Betriebsmodi: EZB, CBC, CFB, OFB, CTR
- Echter Zufallsnummerngenerator (TRNG)
- Public-Key-Kryptografie-Regler (PUKCC)
- RSA, DSA
- Elliptische Kurvenkryptografie (ECC) ECC GF(2n), ECCGF(p)
- Integritätsprüfungsmodul (ICM) auf Grundlage eines Secure-Hash-Algorithmus (SHA1, SHA224, SHA256), DMA-unterstützt
- Permanenter Schutz vor Chip-Löschen, Programmierung des Boot-Bereichs und Debug-Zugriff, wodurch ein unveränderlicher Boot-Größen-konfigurierbarer unveränderlicher Boot-Bereich im Flash mit Boot-Leseschutz für eine sichere Boot-Unterstützung ermöglicht wird
- Peripherie/Timer
- 32-Kanal-Event-System
- Bis zu acht konfigurierbare serielle Kommunikationsschnittstellen (SERCOM)
- Acht 16-Bit-Timer/Zähler (TC), die jeweils als 16-Bit-, 8-Bit- und 32-bit-TC konfigurierbar sind
- Zwei 24-Bit-Timer/Zähler für die Steuerung (TCC) mit erweiterten Funktionen
- Drei 16-Bit-Timer/Zähler für die Steuerung (TCC) mit erweitertem
- 32-Bit-RTC (Echtzeit-Zähler) mit Uhr-/Kalender-Funktion
- Bis zu 5 Aktivierungspins mit Manipulationserkennung und Entprellungsfilter
- Erweitertes Analog
- Dualer 12-Bit-Analog-Digital-Wandler (ADC) mit 1 MS/s und jeweils bis zu 16 Kanälen
- Dualer 12-Bit-Analog-Digital-Wandler (ADC) mit 1 MS/s und jeweils bis zu 16 Kanälen
- Zwei Analogkomparatoren (AC) mit Fenstervergleichsfunktion
- Kommunikationsschnittstellen
- Eine Zweikanal-Inter-IC-Sound-Schnittstelle (I2S)
- Parallelgeschalteter Capture-Controller (PCC) mit bis zu 14 Bits
- Peripheral Touch Controller (PTC) mit bis zu 32 Eigenkapazität und bis zu 256 Mutual-Capacitance-Kanälen
- Zwei SD-/MMC-Host-Controller (SDHC)
- 32-Kanal-Direct-Memory-Access-Controller (DMAC)
- Eine serielle Quad-I/O-Peripherieschnittstelle (QSPI)
- Ein Ethernet-MAC mit 10/100 MBit/s und dediziertem DMA
- Zwei Controller Area Networks (CAN) mit Unterstützung für CAN 2.0A/CAN 2.0B und CAN-FD (ISO)
- Ein Full-Speed-Universal-Serial-Bus (USB) 2.0 von 12 MBit/s mit Embedded-Host und Bauteilfunktion
- Taktmanagement/-system
- 32,768-kHz-Quarzoszillator (XOC32K) mit Taktausfallerkennung
- Zwei Quarzoszillatoren (XOSC) von 8 MHz bis 48 MHz mit Taktausfallerkennung
- Extrem stromsparender interner 32,768-kHz-Oszillator (OSCULP32K)
- Power-on-Reset(POR)- und Brown-Out-Erkennung (BOD)
- Debugger-Entwicklungsunterstützung
- Programmierung von Serial Wire Debug mit zwei Pins und Debugging-Schnittstelle
- Sechs Hardware-Breakpoints und vier Daten-Überwachungspunkte
Blockdiagramm
Veröffentlichungsdatum: 2023-03-28
| Aktualisiert: 2025-02-24
