Microchip Technology MX55/MX57 Quarz-Oszillatoren mit geringem Jitter
Die MX55/MX57 Quarzoszillatoren mit geringem Jitter von Microchip sind eine extrem jitterarmer Familie von Industriestandard-Quarzoszillatoren (XO), die zur Maximierung der Leistung im Netzwerk, Speicher, Server und Telekommunikationsausrüstung ausgelegt sind. Mit einem typischen Phasenjitter von 160fs bis 230fs, abhängig vom Ausgangsformat, von der Ausgangsfrequenz und vom Gehäuse, verbessern diese Bauteile das Signal-Rausch-Verhältnis. Sie verbessern auch die Bitfehlerrate in High-Line-Rate-Applikationen wie 10/40/100g Ethernet, optische Kommunikation, PCI Express, Faserkanal/SAS, CPRI/OBSAI XAUI, und Rückwandplatinen SERDES-Verbindungen. Die MX55 ist eine branchenführende, extrem jitterarme XO-Familie in 3,2mmx5mm Gehäusen. Die MX57 ist ein branchenführender extrem jitterarmer XO in einem 5mmx7mm Gehäuse. Diese Bauteile erfüllen ±50ppm Gesamtstabilität über einen Betriebstemperaturbereich von -40°C bis +85°C mit bewährten äußerst zuverlässigen Montagemethoden, die die langfristige Zuverlässigkeit verbessern und den Alterungsdrift im Vergleich zu herkömmlichen XO-Montageprozessen minimieren. Mit dem programmierbaren Ausgangsformat und den OE-Optionen können diese XOs so konfiguriert werden, dass sie mit allen aktuellen Standard-6-Pin XO Footprint-kompatibel sind.Merkmale
- Ausgangsfrequenz 2,5 MHz bis 850 MHz
- Phasenrauschen so niedrig wie 150fs bei F0 = 156,25 MHz, Integrationsbandbreite 12 kHz bis 20 MHz, LVPECL-Ausgang
- Sehr geringe Störungen (-113dBc typisch)
- ±50ppm Überspannung und Temperatur
- Unterstützt CMOS-, LVPECL-, LVDS- und HCSL-Ausgänge
- Versorgungsspannung (VIN ) +2,375v bis +3,63V
- Ausgangsfreigabeoption; kann auf Pin 1 oder Pin 2 bestellt werden
- Industriestandard und platzsparend
- 5,0mmx3,2mm 6-Pin-Gehäuse (MX55)
- 5,0mmx7,0mm (MX57)
- –40 °C bis +85 °C Betriebstemperaturbereich
- Bleifrei und RoHS-konform
Applikationen
- 10/40/100g Ethernet
- Optische Kommunikation
- PCIe Gen 1/2/3/4
- Faserkanal/SAS
- CPRI/OBSAI, XAUI und Rückwandplatine SERDES
Blockdiagramm
Veröffentlichungsdatum: 2018-07-10
| Aktualisiert: 2025-06-19
