Microchip Technology SAMA5D29 Arm® Cortex®-A5-Automotive-CPU-basierte MPUs

Microchip Technology SAMA5D29 Automotive Arm® Cortex®-A5-CPU-basierte MPUs sind leistungsstarke, stromsparende Embedded-Mikroprozessoren, die mit bis zu 500 MHz betrieben werden. Die AEC-Q100 Klasse 2 qualifizierten SAMA5D29 MPUs bieten Unterstützung für mehrere Speicher, wie z. B. DDR2, DDR3L, LPDDR2, LPDDR3, QSPI und e.MMC-Flash. Diese Bauteile verfügen über leistungsstarke Peripheriegeräte für Konnektivitäts- und Benutzerschnittstellenanwendungen, darunter zwei ISO-konforme CAN-FD-Schnittstellen.

Zu den erweiterten Sicherheitsfunktionen gehören Arm® TrustZone®, Manipulationserkennung, sichere Datenspeicherung und sicheres Booten. Darüber hinaus verfügen die Bauteile über Hochleistungs-Crypto-Beschleuniger (AES, SHA und TRNG). Die SAMA5D29 Automotive MPUs von Microchip Technology sind für einen erweiterten, industriellen Temperaturbereich von -40 °C bis +105 °C qualifiziert und werden mit kostenlosen Linux®-Distributionen, MPLAB X IDE, MPLAB Harmony v3 und Bare-Metal-C-Beispielen geliefert.

Merkmale

ARM Cortex-A5-core
- Armv7-A Architektur
- Arm TrustZone
- Neon™ Medienverarbeitungsengine
- Bis zu 500 MHz
- 8-Kbytes ETM/ETB
Speicherarchitektur
- Speicherverwaltungseinheit (MMU)
- 32-Kbyte L1 Daten-Cache, 32-Kbyte L1-Befehls-Cache
- 128-Kbyte-L2-Cache konfigurierbar zur Verwendung als interner SRAM
- 1 x verschlüsselter interner 128-Kbyte-SRAM
- 1 x 160-Kbyte interner ROM
  - Verschlüsselter und maskierbarer 64-Kbyte-ROM, der bootloader/sicherer bootloader integriert
  - Entschlüsselter, nicht maskierbarer 96-Kbyte-ROM für die NAND Flash BCH ECC-Tabelle
- Verschlüsselbarer 16-Bit- oder 32-bit-DDR-multiport-RAM-controller (Double Data Rate, DDR) mit hoher Bandbreite, der bis zu 512Mbytes 8-bank DDR2/DDR3 (nur bei Abschaltung)/DDR3L (nur bei Abschaltung)/LPDDR1/LPDDR2/LPDDR3 unterstützt, einschließlich „on-the-fly“ -Verschlüsselungs-/Entschlüsselungspfad
- 8-Bit-SLC/MLC-NAND-Controller mit bis zu 32-Bit-Fehlerkorrekturcode (PMECC)
System mit bis zu 166 MHz unter typischen Bedingungen
- Reset-Controller (RSTC), Abschaltcontroller (SHDWC), periodischer Intervall-Timer (PIT), unabhängiger Watchdog-Timer (WDT) und sichere Echtzeituhr (RTC) mit Taktkalibrierung
- 1 x 600 MHz bis 1200 MHz PLL für das system und ein 480 MHz PLL, der für Hochgeschwindigkeits-USB optimiert ist
- Digitale fraktionierte PLL für Audio (11,2896 MHz und 12,288 MHz)
- Interner stromsparender 12 MHz RC und typischer 32 kHz RC-Oszillator
- Wählbarer 32,768 Hz stromsparender Quarzoszillator und 8 MHz bis 24 MHz Quarzoszillator
- 51x DMA-Kanäle, einschließlich 2x 16-Kanal-64-bit-Central-DMA-Controller
- 1 x Erweiterter Interrupt-Controller (AIC)
- 1 x Secure Advanced Interrupt Controller (SAIC)
- 3 x programmierbare externe Taktsignale
Stromsparmodi
- Extrem stromsparender Modus mit schneller Aktivierungsfunktion
- Stromsparender Backup-Modus mit 5-Kbyte SRAM und asynchronen teilweisen Aktivierungsfunktionen
  - Aktivierung von bis zu 9 x Aktivierungs-pins, UART-Empfang, analoger Vergleich
  - Schnelle Aktivierungsfunktion
  - Erweiterter Backup-Modus mit DDR im Self-Refresh-Modus
Peripherie
- LCD-TFT-Controller (LCDC) bis zu 1024x768 oder 1280x768 (Standbild). 4 x Overlays, Rotation, Nachverarbeitung und Alpha-Blending, parallele 24-Bit-RGB-Schnittstelle
- ITU-R BT. 601/656/1120 Bildsensor-Controller (ISC) unterstützt bis zu 5Mpixel Sensoren mit einer parallelen 12-Bit-Schnittstelle für die Raw Bayer-, YCBC-, Monochrom- und JPEG-komprimierte Sensorschnittstellen
- 2x synchrone serielle Controller (SSC), 2x Inter-IC-Sound-Controller (I2SC) und 1x Stereo-Verstärker der Klasse D (Klasse D)
- 1 x Peripherie-Touch-Controller (PTC) mit bis zu 8 x X-Leitungen und 8 x Y-Leitungen (kapazitiver 64-Kanal-touch)
- 1 x Impulsdichtemodulations-Schnittstellen-Controller (PDMIC)
- 1 x USB-Bauteil-Hochgeschwindigkeits-Anschluss (UDPHS) und 1 x USB-host-Hochgeschwindigkeits-Anschluss oder 2 x USB-host-Hochgeschwindigkeits-Anschlüsse (UHPHS)
- 1 x USB-host-Hochgeschwindigkeits-Anschluss mit einer Hochgeschwindigkeits-Inter-Chip-Schnittstelle (HSIC)
- 1 x 10/100-Ethernet-MAC (GMAC)
  - Unterstützung für Energieeffizienz (IEEE® 802.3az Standard)
  - Ethernet-AVB-Unterstützung mit IEEE802.1AS Zeitstempel
  - IEEE802.1Qav Kreditbasierte traffic-shaping-hardware-Unterstützung
  - IEEE1588 Präzisions-Zeitprotokoll (PTP)
- 2 x Hochgeschwindigkeits-Speicherkarten-hosts
  - SDMMC0: SD 3.0, eMMC 4,51, 8-Bit
  - SD 2.0, eMMC 4.41, 4-Bit nur SDMMC1:
- 2 x serielle Host-/client-Peripherieschnittstellen (SPI)
- 2 x serielle Quad-Peripherieschnittstellen (QSPI)
- 5x FLEXCOMs (USART, SPI und TWI)
- 5x UARTs
- 2x host-CAN-FD-Controller (MCAN) mit SRAM-basierten Mailboxen, zeit- und ereignisgesteuerten Übertragung und einer 32-bit-Zeitstempeleinheit (TSU)
- 1 x Nur-Rx-UART im backup-Bereich (RXLP)
- 1 x Analog-Comparator-Controller (ACC) im Backup-Bereich
- 2x 2-wire-Schnittstellen (TWIHS) bis zu 400-Kbits/s unterstützen das I² C-Protokoll und SMBUS
- 1 x vollausgestatteter 16-bit-Vierkanal-Pulsweitenmodulations (PWM)-Regler
- 2x 3-channel 32-bit-Timer/Zähler (TC), unterstützt grundlegende PWM-Modi
- 1 x 12-Kanal-12-bit-Analog-Digital-Wandler (ADC) mit resistiver touchscreen-Funktion

Sicherheit
- Zero-power Power-on-Reset-Zellen (POR)
- Detektor für den Ausfall des Haupttaktgebers
- Schreibgeschützte Register
- Integritätsprüfungsmonitor (ICM) basierend auf SHA256
- Speicherverwaltungseinheit (MMU)
- Eigenständiger Watchdog
Sicherheit
- 5-Kbytes interner verschlüsselter SRAM
  - 1-Kbyte nicht löschbar bei Manipulationserkennung
  - 4-Kbytes löschbar bei Manipulationserkennung
- 256-Bit verschlüsselte und löschbare Register
- Bis zu 8 x Manipulationspins für statische oder dynamische Eindringungserkennung
- Sicherer Bootloader
- On-the-fly-AES-Verschlüsselung/-Entschlüsselung auf DDR- und QSPI-Speichern (AESB)
- RTC, einschließlich Zeitstempel für Sicherheitseingriffe
- Programmierbarer Sicherungskasten mit 544x Sicherungsbits (einschließlich JTAG-Schutz und BMS)
Hardware-Kryptografie
- SHA (SHA1, SHA224, SHA256, SHA384, SHA512): konform mit FIPS PUB 180-2
- AES: 256-, 192-, 128-bit-Schlüsselalgorithmen, konform mit FIPS PUB 197
- TDES: 2- oder 3-Tasten-Algorithmen, konform mit FIPS PUB 46-3
- True Random Number Generator (TRNG) gemäß NIST Special Publication 800-22 Test Suite und FIPS PUBs 140-2 und 140-3
Bis zu 128x I/Os
- Voll programmierbar über Set/Clear-Register
- Multiplexing von bis zu 8x Peripheriefunktionen pro I/O-Leitung
- Jede I/O-Leitung kann einem Peripheriegerät zugewiesen oder als Universal-I/O verwendet werden
- Der PIO-Controller verfügt über einen synchronen Ausgang, der bis zu 32 Bit Daten in einem Schreibvorgang ausgibt
Erhältlich in einem 289-ball LFBGA, 14 mm², 0,8 mm Pitch-Package