LC4256V Serie CPLD - komplexe programmierbare Logikbausteine

Ergebnisse: 33
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (EUR) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS ECAD Model Serie
Montageart
Verpackung/Gehäuse
Betriebsversorgungsspannung
Anzahl der Makrozellen
Anzahl der I/Os
Minimale Betriebstemperatur
Maximale Betriebstemperatur
Maximale Betriebsfrequenz
Verzögerungszeit - Max.
Verpackung
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 5ns 256MC 128 I/O IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 450
Mult.: 90

LC4256V SMD/SMT FTBGA-256 3.3 V 256 Macrocell 160 I/O - 40 C + 105 C 322 MHz 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 5ns 256MC 160 I/O
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 450
Mult.: 90

LC4256V SMD/SMT FTBGA-256 3.3 V 256 Macrocell 160 I/O 0 C + 90 C 322 MHz 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 5ns 256MC 160 I/O IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 450
Mult.: 90

LC4256V SMD/SMT FTBGA-256 3.3 V 256 Macrocell 160 I/O - 40 C + 105 C 322 MHz 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 19 Wochen
Min.: 300
Mult.: 60

LC4256V SMD/SMT TQFP-144 3.3 V 256 Macrocell 96 I/O - 40 C + 105 C 322 MHz 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 19 Wochen
Min.: 200
Mult.: 40

LC4256V SMD/SMT TQFP-176 3.3 V 256 Macrocell 128 I/O 0 C + 90 C 322 MHz 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 19 Wochen
Min.: 1
Mult.: 1

LC4256V SMD/SMT TQFP-176 3.3 V 256 Macrocell 128 I/O - 40 C + 105 C 322 MHz 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 7.5ns 256MC 128 I/O
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 450
Mult.: 90

LC4256V SMD/SMT FTBGA-256 3.3 V 256 Macrocell 160 I/O 0 C + 90 C 322 MHz 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 7.5ns 256MC 128 I/O IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 450
Mult.: 90

LC4256V SMD/SMT FTBGA-256 3.3 V 256 Macrocell 160 I/O - 40 C + 105 C 322 MHz 7.5 ns Tray