SoC FPGA Family

Altera SoC FPGAs integrate an Arm-based hard processor system (HPS) consisting of processors, peripherals, and memory interfaces with the FPGA fabric using a high-bandwidth interconnect backbone. The devices combine the performance and power savings of hard intellectual property (IP) with the flexibility of programmable logic. These user-customizable Arm-based SoC FPGAs are ideal for reducing system power, cost, and board size by integrating discrete processors and digital signal processing (DSP) functions into a single FPGA. They differentiate the end product with custom hardware and software and add support for virtually any interface standard or protocol in the FPGA.

Ergebnisse: 72
Auswählen Bild Teile-Nr. Herst. Beschreibung Datenblatt Verfügbarkeit Preis (EUR) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern. Menge RoHS
Altera FPGA – Universalschaltkreis
84erwartet ab 02.03.2026
Min.: 1
Mult.: 1

Altera CPLD - komplexe programmierbare Logikbausteine 942Auf Lager
810erwartet ab 09.06.2026
Min.: 1
Mult.: 1

Altera CPLD - komplexe programmierbare Logikbausteine
350erwartet ab 06.04.2026
Min.: 1
Mult.: 1

Altera CPLD - komplexe programmierbare Logikbausteine
287erwartet ab 18.06.2026
Min.: 1
Mult.: 1

Altera Entwicklungssoftware Quartus Prime Software Digitaler Versand
Min.: 1
Mult.: 1
Altera FPGA – Universalschaltkreis Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 60
Mult.: 60

Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 60
Mult.: 60

Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 60
Mult.: 60

Altera FPGA – Universalschaltkreis Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 36
Mult.: 36

Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 36
Mult.: 36

Altera FPGA – Universalschaltkreis Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 36
Mult.: 36

Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 84
Mult.: 84

Altera FPGA – Universalschaltkreis Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 84
Mult.: 84

Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 84
Mult.: 84

Altera FPGA – Universalschaltkreis Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 84
Mult.: 84

Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 36
Mult.: 36

Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 84
Mult.: 84

Altera FPGA – Universalschaltkreis Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 84
Mult.: 84

Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 84
Mult.: 84

Altera CPLD - komplexe programmierbare Logikbausteine Nicht auf Lager
Min.: 176
Mult.: 176

Altera CPLD - komplexe programmierbare Logikbausteine Nicht auf Lager
Min.: 429
Mult.: 429

Altera CPLD - komplexe programmierbare Logikbausteine Nicht auf Lager
Min.: 429
Mult.: 429

Altera CPLD - komplexe programmierbare Logikbausteine Nicht auf Lager
Min.: 270
Mult.: 90

Altera Entwicklungssoftware Questa*-FPGA Edition Digitaler Versand
Min.: 1
Mult.: 1
Altera Entwicklungssoftware Quartus II Software - Enables design separation add-on feature within Quartus II software.This product supports fixed node or floating node licensing and upgrades for one year. Requires an active Quartus II subscription. Digitaler Versand
Min.: 1
Mult.: 1