SN74LV2T74/SN74LV2T74-Q1 Dual-D-Flip-Flop

Texas Instruments SN74LV2T74/SN74LV2T74-Q1 Dual-Flip-Flops des D-Typs enthalten zwei unabhängige D-Typ-Flip-Flops mit positivem Edge-Trigger. Ein niedriger Pegel am voreingestellten (PRE) Eingang stellt den Ausgang auf hoch ein. Ein niedriger Pegel am CLR-Eingang (Clear, CLR) setzt den Ausgang auf niedrig zurück. Die asynchronen Setz- und Rücksetzfunktionen sind nicht von den Pegeln der anderen Eingänge abhängig. Wenn PRE und CLR inaktiv (hoch) sind, erfüllen die Daten am Daten(D)-Eingang die Einstellungszeitanforderungen und werden zu den Ausgängen (Q, Q) auf dem Positiv-Going-Edge des Taktimpulses (CLK) übertragen. Die Taktauslösung erfolgt auf einem Spannungsniveau und nicht in unmittelbarem Zusammenhang mit der Anstiegszeit des Eingangstakt(CLK)-Signals. Nach dem Haltezeitintervall können Daten am Dateneingang (D) geändert werden, ohne dass sich dies auf die Pegel an den Ausgängen (Q, Q) auswirkt. Der Ausgangspegel bezieht sich auf die Versorgungsspannung (V_CC) und unterstützt CMOS-Pegel von 1,8 V, 2,5 V, 3,3 V und 5 V.