Layerscape-Architektur

Die NXP Layerscape-Architektur ist die den QorIQ® Prozessoren der LS-Baureihe zugrundeliegende Systemarchitektur. Die Architektur ermöglicht den Netzwerken der nächsten Generation eine verbesserte Paketverarbeitung mit einer Leistungsfähigkeit von bis zu 100 GBit/s. Der Design-Aufwand wird mit einem offenen Standard-Programmiermodell und einem Software-wahrnehmenden Architektur-Rahmen vereinfacht. Dieses Design ermöglicht dem Kunden die vollständige Nutzung der zugrundeliegenden Hardware für eine maximale Optimierung mit der Fähigkeit, Netzwerk-Änderungen für eine Echtzeit-„Soft“-Steuerung über das Netzwerk einfach zu übernehmen. Ein einheitliches Hardware- und Software-Modell bietet die Kompatibilität und Skalierbarkeit, die für das Erstellen von durchgängigen Netzwerksystemen von Home-zu-Carrier-Klasse-Produkten erforderlich sind. Die einzigartige Core-unabhängige Architektur enthält den optimalen Core für die jeweilige Applikation/ARM®-Cores oder Power Architecture®-Cores.

Ergebnisse: 262
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (EUR) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS ECAD Model Kern
Anzahl der Kerne
Datenbus-Weite
Maximale Taktfrequenz
Verpackung/Gehäuse
L1 Cache-Anweisungsspeicher
L1 Cache-Datenspeicher
Betriebsversorgungsspannung
Serie
Montageart
Minimale Betriebstemperatur
Maximale Betriebstemperatur
Qualifikation
Verpackung
NXP Semiconductors Mikroprozessoren - MPU Layerscape 64-bit Arm Cortex-A72, 8-core, 2.0GHz, -40 to 105C, Security enabled, AIOP
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 21
Mult.: 21

ARM Cortex A72 8 Core 64 bit 2 GHz FCPBGA-1292 48 kB 32 kB 900 mV to 1.05 V LS2088A SMD/SMT - 40 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 64-bit Arm Cortex-A72, 8-core, 2.1GHz, -40 to 105C, Security disabled, AIOP
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 21
Mult.: 21

ARM Cortex A72 8 Core 64 bit 2.1 GHz FCPBGA-1292 48 kB 32 kB 900 mV to 1.05 V LS2088A SMD/SMT - 40 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 64-bit Arm Cortex-A72, 8-core, 1.8GHz, -40 to 105C, Security disabled, AIOP
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 21
Mult.: 21

ARM Cortex A72 8 Core 64 bit 1.8 GHz FCPBGA-1292 48 kB 32 kB 900 mV to 1.05 V LS2088A SMD/SMT - 40 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 1.0GHz, 0 to 105C, Security enabled
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 84
Mult.: 84

ARM Cortex A7 2 Core 32 bit 1 GHz FCPBGA-525 32 kB 32 kB 1 V LS1020A SMD/SMT 0 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 1.2GHz, 0 to 105C, Security enabled
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 84
Mult.: 84

ARM Cortex A7 2 Core 32 bit 1.2 GHz FCPBGA-525 32 kB 32 kB 1 V LS1020A SMD/SMT 0 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 800MHz, 0 to 105C, Security disabled
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 84
Mult.: 84

ARM Cortex A7 2 Core 32 bit 800 MHz FCPBGA-525 32 kB 32 kB 1 V LS1020A SMD/SMT 0 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 1.2GHz, 0 to 105C, Security disabled
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 84
Mult.: 84

ARM Cortex A7 2 Core 32 bit 1.2 GHz FCPBGA-525 32 kB 32 kB 1 V LS1020A SMD/SMT 0 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 800MHz, -40 to 105C, Security enabled
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 1
Mult.: 1

ARM Cortex A7 2 Core 32 bit 800 MHz FCPBGA-525 32 kB 32 kB 1 V LS1020A SMD/SMT - 40 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 1.2GHz, -40 to 105C, Security disabled
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 1
Mult.: 1

ARM Cortex A7 2 Core 32 bit 1.2 GHz FCPBGA-525 32 kB 32 kB 1 V LS1020A SMD/SMT - 40 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 800MHz, 0 to 105C, Security enabled
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 1
Mult.: 1

ARM Cortex A7 2 Core 32 bit 800 MHz FCPBGA-525 32 kB 32 kB 1 V LS1021A SMD/SMT 0 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 800MHz, 0 to 105C, Security disabled
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 84
Mult.: 84

ARM Cortex A7 2 Core 32 bit 800 MHz FCPBGA-525 32 kB 32 kB 1 V LS1021A SMD/SMT 0 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 1.2GHz, -40 to 105C, Security enabled
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 84
Mult.: 84
ARM Cortex A7 2 Core 32 bit 1.2 GHz FCPBGA-525 32 kB 32 kB 1 V LS1021A SMD/SMT - 40 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 800MHz, -40 to 105C, Security disabled
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 1
Mult.: 1

ARM Cortex A7 2 Core 32 bit 800 MHz FCPBGA-525 32 kB 32 kB 1 V LS1021A SMD/SMT - 40 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 1.0GHz, -40 to 105C, Security disabled
Datenblatt
Vorlaufzeit 39 Wochen
Min.: 1
Mult.: 1

ARM Cortex A7 2 Core 32 bit 1 GHz FCPBGA-525 32 kB 32 kB 1 V LS1021A SMD/SMT - 40 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 1.2GHz, -40 to 105C, Security disabled
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 1
Mult.: 1
ARM Cortex A7 2 Core 32 bit 1.2 GHz FCPBGA-525 32 kB 32 kB 1 V LS1021A SMD/SMT - 40 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 600MHz, 0 to 105C, Security enabled
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 84
Mult.: 84
ARM Cortex A7 2 Core 32 bit 600 MHz FCPBGA-525 32 kB 32 kB 1 V LS1022A SMD/SMT 0 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 600MHz, 0 to 105C, Security disabled
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 84
Mult.: 84

ARM Cortex A7 2 Core 32 bit 600 MHz FCPBGA-525 32 kB 32 kB 1 V LS1022A SMD/SMT 0 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 600MHz, -40 to 105C, Security enabled
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 84
Mult.: 84

ARM Cortex A7 2 Core 32 bit 600 MHz FCPBGA-525 32 kB 32 kB 1 V LS1022A SMD/SMT - 40 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 600MHz, -40 to 105C, Security disabled
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 84
Mult.: 84

ARM Cortex A7 2 Core 32 bit 600 MHz FCPBGA-525 32 kB 32 kB 1 V LS1022A SMD/SMT - 40 C + 105 C Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 64-bit Arm Cortex-A53, Dual-core, 1.0GHz, 0 to 105C, Security enabled, 21x21 pkg, Low power
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60
ARM Cortex A53 2 Core 64 bit 1 GHz FCPBGA-621 32 kB 32 kB 900 mV LS1023A SMD/SMT 0 C + 105 C AEC-Q100 Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 64-bit Arm Cortex-A53, Dual-core, 1.0GHz, 0 to 105C, Security enabled, 21x21 pkg
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60
ARM Cortex A53 2 Core 64 bit 1 GHz FCPBGA-621 32 kB 32 kB 1 V LS1023A SMD/SMT 0 C + 105 C AEC-Q100 Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 64-bit Arm Cortex-A53, Dual-core, 1.2GHz, 0 to 105C, Security enabled, 21x21 pkg, Low power
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60
ARM Cortex A53 2 Core 64 bit 1.2 GHz FCPBGA-621 32 kB 32 kB 900 mV LS1023A SMD/SMT 0 C + 105 C AEC-Q100 Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 64-bit Arm Cortex-A53, Dual-core, 1.2GHz, 0 to 105C, Security enabled, 21x21 pkg
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60
ARM Cortex A53 2 Core 64 bit 1.2 GHz FCPBGA-621 32 kB 32 kB 1 V LS1023A SMD/SMT 0 C + 105 C AEC-Q100 Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 64-bit Arm Cortex-A53, Dual-core, 1.4GHz, 0 to 105C, Security enabled, 21x21 pkg
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60
ARM Cortex A53 2 Core 64 bit 1.4 GHz FCPBGA-621 32 kB 32 kB 1 V LS1023A SMD/SMT 0 C + 105 C AEC-Q100 Tray
NXP Semiconductors Mikroprozessoren - MPU Layerscape 64-bit Arm Cortex-A53, Dual-core, 1.6GHz, 0 to 105C, Security enabled, 21x21 pkg
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 60
Mult.: 60
ARM Cortex A53 2 Core 64 bit 1.6 GHz FCPBGA-621 32 kB 32 kB 1 V LS1023A SMD/SMT 0 C + 105 C AEC-Q100 Tray