SoC FPGA Family

Altera SoC FPGAs integrate an Arm-based hard processor system (HPS) consisting of processors, peripherals, and memory interfaces with the FPGA fabric using a high-bandwidth interconnect backbone. The devices combine the performance and power savings of hard intellectual property (IP) with the flexibility of programmable logic. These user-customizable Arm-based SoC FPGAs are ideal for reducing system power, cost, and board size by integrating discrete processors and digital signal processing (DSP) functions into a single FPGA. They differentiate the end product with custom hardware and software and add support for virtually any interface standard or protocol in the FPGA.

Alle Ergebnisse (72)

Auswählen Bild Teile-Nr. Herst. Beschreibung Datenblatt Verfügbarkeit Preis (EUR) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern. Menge RoHS
Altera Entwicklungssoftware Quartus II Software Renewal - Renew the design separation feature for one year. Requires an active Quartus II subscription. Digitaler Versand
Min.: 1
Mult.: 1
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 60
Mult.: 60
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 60
Mult.: 60
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 60
Mult.: 60
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 36
Mult.: 36
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 36
Mult.: 36
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 36
Mult.: 36
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 84
Mult.: 84
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 84
Mult.: 84
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 84
Mult.: 84
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 84
Mult.: 84
Nein
Altera FPGA – Universalschaltkreis Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 60
Mult.: 60
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 60
Mult.: 60
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 60
Mult.: 60
Nein
Altera FPGA – Universalschaltkreis Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 60
Mult.: 60
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 36
Mult.: 36
Nein
Altera FPGA – Universalschaltkreis Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 36
Mult.: 36
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 36
Mult.: 36
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 84
Mult.: 84
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 84
Mult.: 84
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 84
Mult.: 84
Nein
Altera FPGA – Universalschaltkreis
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 84
Mult.: 84
Nein