ZL30256LFG7

Microchip Technology
579-ZL30256LFG7
ZL30256LFG7

Herst.:

Beschreibung:
Clock-Synthesizer / Jitter-Reiniger Dual Channel Jitter Attenuator

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Verfügbarkeit

Lagerbestand:
Nicht auf Lager
Lieferzeit ab Hersteller:
17 Wochen Geschätzte Produktionszeit des Werks.
Minimum: 1   Vielfache: 1
Stückpreis:
€ -,--
Erw. Preis:
€ -,--
Vorauss. Zolltarif:

Preis (EUR)

Menge Stückpreis
Erw. Preis
€ 28,08 € 28,08
€ 23,52 € 588,00

Produktattribut Attributwert Attribut auswählen
Microchip
Produktkategorie: Clock-Synthesizer / Jitter-Reiniger
RoHS:  
18 Output
1.045 GHz
CMOS, HCSL, HSTL, LVDS, LVPECL
CMOS
LGA-80
900 MHz
1.71 V
3.465 V
- 40 C
+ 85 C
SMD/SMT
Tray
Marke: Microchip Technology
Feuchtigkeitsempfindlich: Yes
Betriebsversorgungsstrom: 296 mA, 422 mA
Pd - Verlustleistung: 1.3 W
Produkt: Jitter Attenuators
Produkt-Typ: Clock Synthesizers / Jitter Cleaners
Verpackung ab Werk: 176
Unterkategorie: Clock & Timer ICs
Typ: General-Purpose
Gewicht pro Stück: 190 mg
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Für diese Funktionalität ist die Aktivierung von JavaScript erforderlich.

USHTS:
8542390090
ECCN:
EAR99

ZL30256 Universal-Jitter-Dämpfer

Der Universal-Jitter-Dämpfer ZL30256 von Microsemi/Microchip ist ein leistungsstarker Mehrkanal-Multiplikator mit beliebiger Rate und ein Jitter-Dämpfer. Das Bauteil vereinfacht das Board-Design durch die Erzeugung von extrem jitterarmen Taktsignalen von oder durch die Dämpfung von Taktsignalen, während gleichzeitig zusätzliche unabhängige Frequenzfamilien erzeugt werden. Drei unabhängige Jitter-dämpfenden DPLL-Kanäle ermöglichen die Erzeugung von fünf verschiedenen Frequenzfamilien. Das Bauteil bietet eine erstklassige Jitter-Leistung und kann vollständige Taktbäume erstellen. Diese Funktion verbessert die Design-Zuverlässigkeit, reduziert die Stücklistenkosten (BOM) und vereinfacht das Design, indem mehrere PLLs und Peripherie-Timing-Komponenten ersetzt werden.