SN74HC166DBR

8-Bit-Schieberegister SN74HC166 mit parallelem Laden

Die 8-Bit-Schieberegister SN74HC166 mit parallelem Laden von Texas Instruments verfügen über Gated-Takteingänge (CLK, CLK INH) und einen übergeordneten Löscheingang (CLR). Der Shift-/Load-Eingang (SH/LD) legt den Parallel-In- oder Seriell-In-Modus fest. Wenn SH/LD hoch ist, wird der serielle (SER) Dateneingang aktiviert und die acht Flip-Flops werden für die serielle Verschiebung mit jedem Taktimpuls (CLK) gekoppelt. Wenn SH/LD niedrig ist, werden die parallelen Dateneingänge (Breitseite) aktiviert, und das synchrone Laden erfolgt mit dem nächsten Taktimpuls. Während des parallelen Ladens ist der serielle Datenfluss gesperrt. Die Taktung erfolgt auf dem Übergang von CLK mit niedrigem zu hohem Pegel über ein Positiv-NOR-Gatter mit zwei Eingängen. Diese Funktion ermöglicht es, einen Eingang als Taktaktivierungs- oder Taktsperrfunktion zu verwenden. Wenn entweder CLK oder CLK INH auf High gehalten wird, wird das Takten gesperrt; wenn einer der beiden Eingänge auf Low gehalten wird, wird der andere Takteingang aktiviert. Mit dieser Funktion kann der Systemtaktgeber frei laufen und das Register kann auf Befehl mit dem anderen Takteingang gestoppt werden. CLK INH sollte nur auf einen High-Pegel geändert werden, wenn CLK hoch ist. Der CLR auf dem SN74HC166 von Texas Instruments übersteuert alle anderen Eingänge, einschließlich CLK, und setzt alle Flip-Flops auf Null zurück.